Sabtu, 23 Juli 2011
Kursus Pelatihan Xilinx
Merancang dengan VHDL
Hal ini tentu saja yang komprehensif adalah pengenalan menyeluruhke bahasa VHDL. Penekanannya adalah pada menulis kodedisintesis padat dan kode simulasi cukup untuk menulis testbenchlayak. Struktural, Pendaftaran Tingkat Transfer (RTL), dan gayapengkodean perilaku tertutup. Kelas ini alamat penargetanperangkat Xilinx dan perangkat FPGA khusus pada umumnya.Informasi yang diperoleh dapat diterapkan untuk setiap desain digital dengan menggunakan pendekatan top-down sintesis desain.Kursus ini menggabungkan ceramah wawasan dengan latihanlaboratorium praktis untuk memperkuat konsep-konsep kunci. Anda juga akan belajar praktek coding terbaik yang akan meningkatkankemampuan Anda secara keseluruhan VHDL dan mempersiapkan Anda untuk program VHDL Lanjutan.
Dalam tiga hari saja, Anda akan mendapatkan tangan-pengalamanberharga.
Siswa yang masuk dengan pengetahuan VHDL sedikit atau tidakakan selesai kursus ini diberdayakan dengan kemampuan untuk menulis desain hardware efisien dan melakukan simulasi tingkat tinggi HDL.
---------------------------------------------------------------------------------------------------------------------------------
Lanjutan VHDL
Tingkatkan kemampuan Anda VHDL dengan belajar teknik-teknik canggih yang akan membantu Anda menulis kode yang lebih kuatdan dapat digunakan kembali. Kursus komprehensif ini ditargetkanterhadap desainer yang sudah memiliki pengalaman dengan VHDL.
Menyoroti saja pemodelan, testbenches, desain RTL / disintesis,dan teknik yang bertujuan untuk menciptakan desainparameterizable dan dapat digunakan kembali. Sebagian besarwaktu kelas dihabiskan dalam menantang tangan-on labdibandingkan dengan modul kuliah.
-----------------------------------------------------------------------------------------------------------------------------------
Merancang dengan Verilog
Hal ini tentu saja yang komprehensif adalah pengenalan menyeluruhke bahasa Verilog. Penekanannya adalah pada menulis RegistrasiTingkat Transfer (RTL) dan kode sumber perilaku. Kelas ini alamatpenargetan perangkat Xilinx dan perangkat FPGA khusus pada umumnya. Informasi yang diperoleh dapat diterapkan untuk setiapdesain digital dengan menggunakan pendekatan top-down sintesisdesain. Kursus ini menggabungkan ceramah wawasan dengan latihan laboratorium praktis untuk memperkuat konsep-konsep kunci. Anda juga akan belajar teknik pengkodean canggih yangakan meningkatkan kemampuan Anda secara keseluruhan Verilogdan meningkatkan optimasi FPGA Anda. Kursus ini mencakupVerilog 1995 dan 2001.
Dalam tiga hari saja, Anda akan mendapatkan tangan-pengalamanberharga. Siswa yang masuk dengan pengetahuan Verilog sedikit atau tidak akan selesai kursus ini diberdayakan dengankemampuan untuk menulis desain hardware efisien dan melakukansimulasi tingkat tinggi HDL.
--------------------------------------------------------------------------------------------------------------------------------
ISE Desain Alat Arus
ISE Desain Arus Alat menyediakan konteks keseluruhan dan kerangka kerja untuk siklus pengembangan FPGA. Bagi mereka yang pemula untuk desain FPGA, kursus ini akan membekali Andadengan teknik perencanaan yang tepat, strategi, dan aliran FPGAalat untuk bangun dan merancang sebuah desain FPGA sekarang.
Aliran akan membawa Anda dari spesifikasi perilaku untuk tuningspesifikasi untuk FPGA, sintesis, verifikasi, dan ke implementasidan download. Sepanjang siklus desain, berbagai alat dalam alatNavigator Proyek diperkenalkan.
-----------------------------------------------------------------------------------------------------------------------------------
Essentials FPGA Desain
Gunakan ISE ® perangkat lunak untuk melaksanakan desain FPGA dan mendapatkan pemahaman yang kuat dari arsitektur FPGAXilinx. Pelajari praktek desain terbaik dari pro dan memahamiseluk-beluk aliran desain Xilinx.
Kursus ini mencakup fitur perangkat lunak ISE seperti WizardArsitektur, I / Planner O, dan Editor Kendala. Topik lainnya termasukarsitektur FPGA, praktek desain yang baik, isi laporan pemahaman,dan kendala waktu global.
Untuk lebih menekankan pada peningkatan kinerja desain keseluruhan, mengambil kursus tindak lanjut Merancang untuk Kinerja, yang dibangun pada prinsip-prinsip dasar yang tercakup dalam kursus ini.
---------------------------------------------------------------------------------------------------------------------------------
Merancang Kinerja
Menghadiri Merancang untuk kelas Kinerja akan membantu Anda membuat desain FPGA lebih efisien. Kursus ini akan memungkinkan Anda untuk mengoptimalkan desain Anda untuk penggunaan di FPGA lebih kecil atau grade kecepatan yang lebih rendah untuk mengurangi biaya sistem. Selain itu, dengan menguasai alat dan metodologi desain yang disajikan dalam kursus ini, Anda akan mampu membuat desain Anda lebih cepat, mempersingkat waktu pengembangan, dan biaya pembangunan yang lebih rendah.
-----------------------------------------------------------------------------------------------------------------------------------
Desain esensial dengan Analisis dan Desain Perangkat PlanAhead
Belajar untuk mengelola kinerja desain, rencana tata letak pin I / O, dan mengimplementasikan dengan menggunakan perangkat lunakPlanAhead ™. Topik meliputi: gambaran alat, menjalankan PeriksaDesain Aturan (DRC) dan Switching Kebisingan Simultan (SSN) analisis tugas pin, desain dan analisis waktu, core menciptakan,dan sintesis menyelesaikan dan implementasi dengan alatPlanAhead.
Catatan: tangan-on lab yang diberikan dalam kursus ini identik dengan tutorial yang dikemas dengan alat PlanAhead. Kursus inidilengkapi dengan instruktur yang dipimpin presentasi dan demo.
---------------------------------------------------------------------------------------------------------------------------------
Debugging Teknik MenggunakanChipScope Pro Tools
Sebagai desain FPGA menjadi semakin lebih kompleks, desainerterus melihat ke mengurangi desain dan waktu debug. Yang kuat,namun mudah digunakan solusi ChipScope ™ alat Pro membantumeminimalkan jumlah waktu yang dibutuhkan untuk verifikasi dan debug.
Kursus dua hari tidak hanya akan memperkenalkan Anda kepadacore dan alat dan menggambarkan bagaimana menggunakanpemicu efektif, tetapi juga menunjukkan kepada Anda cara yang efektif untuk debug logika dan kecepatan tinggi desain-desainsehingga mengurangi waktu pengembangan Anda secara keseluruhan. Pelatihan ini akan memberikan tangan-on lab yang menunjukkan bagaimana alat ChipScope Pro dapat alamatverifikasi canggih dan tantangan debugging.
-----------------------------------------------------------------------------------------------------------------------------------
FPGA Desain Teknik Biaya Rendah
Kursus ini akan menarik bagi insinyur yang memiliki minat dalam mengembangkan produk berbiaya rendah, khususnya di pasarvolume tinggi. Kursus dan latihan mencakup teknik beberapa desainyang berbeda, yang akan menarik dan menantang bagi setiap desainer digital tanpa aplikasi akhir.
----------------------------------------------------------------------------------------------------------------------------------
Merancang dengan Spartan-6 & Virtex-6Keluarga
Apakah Anda tertarik untuk belajar bagaimana untuk secara efektif memanfaatkan Spartan ® -6 -6 atau Virtex ® FPGA sumber dayaarsitektur? Kursus ini mendukung kedua desainer FPGAberpengalaman dan kurang berpengalaman yang telah menyelesaikan Essentials tentu Desain FPGA. Program ini berfokus pada pemahaman serta bagaimana benar desain untuksumber daya utama yang ditemukan dalam keluarga perangkatpopuler.
Topik yang dibahas meliputi ikhtisar perangkat, konstruksi CLB,DCM dan sumber daya clocking PLL, teknik global, regional dan I / O clock, memori, DSP, dan sumber-sumber daya sinkron. Memory controller dukungan dan sumber daya perangkat keras khusus yang tersedia di masing-masing sub-keluarga (EMAC, PCI Express ® teknologi, dan GTP transceiver) juga diperkenalkan.
Kursus ini juga mencakup sebuah diskusi rinci tentang teknik coding HDL yang tepat yang memungkinkan desainer untukmenghindari kesalahan umum dan mendapatkan hasil maksimaldari FPGA mereka. Kombinasi modul dan laboratoriummemungkinkan untuk tangan-praktis penerapan prinsip-prinsipyang diajarkan.
Catatan: Sebuah kursus dua-hari hanya Spartan-6 keluarga ataudua hari saja hanya Virtex-6 keluarga juga tersedia.
--------------------------------------------------------------------------------------------------------------------------------
Merancang dengan Keluarga Xilinx Seri 7
Apakah Anda tertarik untuk belajar bagaimana secara efektifmemanfaatkan sumber daya seri 7 arsitektur? Kursus inimendukung kedua desainer FPGA berpengalaman dan kurang berpengalaman yang telah menyelesaikan Essentials tentu DesainFPGA. Program ini berfokus pada pemahaman serta bagaimana benar desain untuk sumber daya utama yang ditemukan dalam keluarga perangkat populer.
Topik yang dibahas meliputi ikhtisar perangkat, konstruksi CLB,MMCM dan sumber daya clocking PLL, teknik global, regional dan I / O clock, memori, FIFO sumber daya, DSP, dan sumber-sumber daya sinkron. Memory controller dukungan dan sumber daya perangkat keras khusus yang tersedia di masing-masing keluarga(PCI Express ® teknologi, konverter analog ke digital dan gigabittransceiver) juga diperkenalkan.
Kursus ini juga mencakup sebuah diskusi rinci tentang teknik coding HDL yang tepat yang memungkinkan desainer untukmenghindari kesalahan umum dan mendapatkan hasil maksimaldari FPGA mereka. Kombinasi modul dan laboratoriummemungkinkan untuk tangan-praktis penerapan prinsip-prinsipyang diajarkan.
Hal ini tentu saja yang komprehensif adalah pengenalan menyeluruhke bahasa VHDL. Penekanannya adalah pada menulis kodedisintesis padat dan kode simulasi cukup untuk menulis testbenchlayak. Struktural, Pendaftaran Tingkat Transfer (RTL), dan gayapengkodean perilaku tertutup. Kelas ini alamat penargetanperangkat Xilinx dan perangkat FPGA khusus pada umumnya.Informasi yang diperoleh dapat diterapkan untuk setiap desain digital dengan menggunakan pendekatan top-down sintesis desain.Kursus ini menggabungkan ceramah wawasan dengan latihanlaboratorium praktis untuk memperkuat konsep-konsep kunci. Anda juga akan belajar praktek coding terbaik yang akan meningkatkankemampuan Anda secara keseluruhan VHDL dan mempersiapkan Anda untuk program VHDL Lanjutan.
Dalam tiga hari saja, Anda akan mendapatkan tangan-pengalamanberharga.
Siswa yang masuk dengan pengetahuan VHDL sedikit atau tidakakan selesai kursus ini diberdayakan dengan kemampuan untuk menulis desain hardware efisien dan melakukan simulasi tingkat tinggi HDL.
---------------------------------------------------------------------------------------------------------------------------------
Lanjutan VHDL
Tingkatkan kemampuan Anda VHDL dengan belajar teknik-teknik canggih yang akan membantu Anda menulis kode yang lebih kuatdan dapat digunakan kembali. Kursus komprehensif ini ditargetkanterhadap desainer yang sudah memiliki pengalaman dengan VHDL.
Menyoroti saja pemodelan, testbenches, desain RTL / disintesis,dan teknik yang bertujuan untuk menciptakan desainparameterizable dan dapat digunakan kembali. Sebagian besarwaktu kelas dihabiskan dalam menantang tangan-on labdibandingkan dengan modul kuliah.
-----------------------------------------------------------------------------------------------------------------------------------
Merancang dengan Verilog
Hal ini tentu saja yang komprehensif adalah pengenalan menyeluruhke bahasa Verilog. Penekanannya adalah pada menulis RegistrasiTingkat Transfer (RTL) dan kode sumber perilaku. Kelas ini alamatpenargetan perangkat Xilinx dan perangkat FPGA khusus pada umumnya. Informasi yang diperoleh dapat diterapkan untuk setiapdesain digital dengan menggunakan pendekatan top-down sintesisdesain. Kursus ini menggabungkan ceramah wawasan dengan latihan laboratorium praktis untuk memperkuat konsep-konsep kunci. Anda juga akan belajar teknik pengkodean canggih yangakan meningkatkan kemampuan Anda secara keseluruhan Verilogdan meningkatkan optimasi FPGA Anda. Kursus ini mencakupVerilog 1995 dan 2001.
Dalam tiga hari saja, Anda akan mendapatkan tangan-pengalamanberharga. Siswa yang masuk dengan pengetahuan Verilog sedikit atau tidak akan selesai kursus ini diberdayakan dengankemampuan untuk menulis desain hardware efisien dan melakukansimulasi tingkat tinggi HDL.
--------------------------------------------------------------------------------------------------------------------------------
ISE Desain Alat Arus
ISE Desain Arus Alat menyediakan konteks keseluruhan dan kerangka kerja untuk siklus pengembangan FPGA. Bagi mereka yang pemula untuk desain FPGA, kursus ini akan membekali Andadengan teknik perencanaan yang tepat, strategi, dan aliran FPGAalat untuk bangun dan merancang sebuah desain FPGA sekarang.
Aliran akan membawa Anda dari spesifikasi perilaku untuk tuningspesifikasi untuk FPGA, sintesis, verifikasi, dan ke implementasidan download. Sepanjang siklus desain, berbagai alat dalam alatNavigator Proyek diperkenalkan.
-----------------------------------------------------------------------------------------------------------------------------------
Essentials FPGA Desain
Gunakan ISE ® perangkat lunak untuk melaksanakan desain FPGA dan mendapatkan pemahaman yang kuat dari arsitektur FPGAXilinx. Pelajari praktek desain terbaik dari pro dan memahamiseluk-beluk aliran desain Xilinx.
Kursus ini mencakup fitur perangkat lunak ISE seperti WizardArsitektur, I / Planner O, dan Editor Kendala. Topik lainnya termasukarsitektur FPGA, praktek desain yang baik, isi laporan pemahaman,dan kendala waktu global.
Untuk lebih menekankan pada peningkatan kinerja desain keseluruhan, mengambil kursus tindak lanjut Merancang untuk Kinerja, yang dibangun pada prinsip-prinsip dasar yang tercakup dalam kursus ini.
---------------------------------------------------------------------------------------------------------------------------------
Merancang Kinerja
Menghadiri Merancang untuk kelas Kinerja akan membantu Anda membuat desain FPGA lebih efisien. Kursus ini akan memungkinkan Anda untuk mengoptimalkan desain Anda untuk penggunaan di FPGA lebih kecil atau grade kecepatan yang lebih rendah untuk mengurangi biaya sistem. Selain itu, dengan menguasai alat dan metodologi desain yang disajikan dalam kursus ini, Anda akan mampu membuat desain Anda lebih cepat, mempersingkat waktu pengembangan, dan biaya pembangunan yang lebih rendah.
-----------------------------------------------------------------------------------------------------------------------------------
Desain esensial dengan Analisis dan Desain Perangkat PlanAhead
Belajar untuk mengelola kinerja desain, rencana tata letak pin I / O, dan mengimplementasikan dengan menggunakan perangkat lunakPlanAhead ™. Topik meliputi: gambaran alat, menjalankan PeriksaDesain Aturan (DRC) dan Switching Kebisingan Simultan (SSN) analisis tugas pin, desain dan analisis waktu, core menciptakan,dan sintesis menyelesaikan dan implementasi dengan alatPlanAhead.
Catatan: tangan-on lab yang diberikan dalam kursus ini identik dengan tutorial yang dikemas dengan alat PlanAhead. Kursus inidilengkapi dengan instruktur yang dipimpin presentasi dan demo.
---------------------------------------------------------------------------------------------------------------------------------
Debugging Teknik MenggunakanChipScope Pro Tools
Sebagai desain FPGA menjadi semakin lebih kompleks, desainerterus melihat ke mengurangi desain dan waktu debug. Yang kuat,namun mudah digunakan solusi ChipScope ™ alat Pro membantumeminimalkan jumlah waktu yang dibutuhkan untuk verifikasi dan debug.
Kursus dua hari tidak hanya akan memperkenalkan Anda kepadacore dan alat dan menggambarkan bagaimana menggunakanpemicu efektif, tetapi juga menunjukkan kepada Anda cara yang efektif untuk debug logika dan kecepatan tinggi desain-desainsehingga mengurangi waktu pengembangan Anda secara keseluruhan. Pelatihan ini akan memberikan tangan-on lab yang menunjukkan bagaimana alat ChipScope Pro dapat alamatverifikasi canggih dan tantangan debugging.
-----------------------------------------------------------------------------------------------------------------------------------
FPGA Desain Teknik Biaya Rendah
Kursus ini akan menarik bagi insinyur yang memiliki minat dalam mengembangkan produk berbiaya rendah, khususnya di pasarvolume tinggi. Kursus dan latihan mencakup teknik beberapa desainyang berbeda, yang akan menarik dan menantang bagi setiap desainer digital tanpa aplikasi akhir.
----------------------------------------------------------------------------------------------------------------------------------
Merancang dengan Spartan-6 & Virtex-6Keluarga
Apakah Anda tertarik untuk belajar bagaimana untuk secara efektif memanfaatkan Spartan ® -6 -6 atau Virtex ® FPGA sumber dayaarsitektur? Kursus ini mendukung kedua desainer FPGAberpengalaman dan kurang berpengalaman yang telah menyelesaikan Essentials tentu Desain FPGA. Program ini berfokus pada pemahaman serta bagaimana benar desain untuksumber daya utama yang ditemukan dalam keluarga perangkatpopuler.
Topik yang dibahas meliputi ikhtisar perangkat, konstruksi CLB,DCM dan sumber daya clocking PLL, teknik global, regional dan I / O clock, memori, DSP, dan sumber-sumber daya sinkron. Memory controller dukungan dan sumber daya perangkat keras khusus yang tersedia di masing-masing sub-keluarga (EMAC, PCI Express ® teknologi, dan GTP transceiver) juga diperkenalkan.
Kursus ini juga mencakup sebuah diskusi rinci tentang teknik coding HDL yang tepat yang memungkinkan desainer untukmenghindari kesalahan umum dan mendapatkan hasil maksimaldari FPGA mereka. Kombinasi modul dan laboratoriummemungkinkan untuk tangan-praktis penerapan prinsip-prinsipyang diajarkan.
Catatan: Sebuah kursus dua-hari hanya Spartan-6 keluarga ataudua hari saja hanya Virtex-6 keluarga juga tersedia.
--------------------------------------------------------------------------------------------------------------------------------
Merancang dengan Keluarga Xilinx Seri 7
Apakah Anda tertarik untuk belajar bagaimana secara efektifmemanfaatkan sumber daya seri 7 arsitektur? Kursus inimendukung kedua desainer FPGA berpengalaman dan kurang berpengalaman yang telah menyelesaikan Essentials tentu DesainFPGA. Program ini berfokus pada pemahaman serta bagaimana benar desain untuk sumber daya utama yang ditemukan dalam keluarga perangkat populer.
Topik yang dibahas meliputi ikhtisar perangkat, konstruksi CLB,MMCM dan sumber daya clocking PLL, teknik global, regional dan I / O clock, memori, FIFO sumber daya, DSP, dan sumber-sumber daya sinkron. Memory controller dukungan dan sumber daya perangkat keras khusus yang tersedia di masing-masing keluarga(PCI Express ® teknologi, konverter analog ke digital dan gigabittransceiver) juga diperkenalkan.
Kursus ini juga mencakup sebuah diskusi rinci tentang teknik coding HDL yang tepat yang memungkinkan desainer untukmenghindari kesalahan umum dan mendapatkan hasil maksimaldari FPGA mereka. Kombinasi modul dan laboratoriummemungkinkan untuk tangan-praktis penerapan prinsip-prinsipyang diajarkan.
Langganan:
Komentar (Atom)